Ředitel Intel věří, že budoucí návrhy tranzistorů mohou snížit poptávku po pokročilé litografickém vybavení ve výrobě špičkových polovodičů.
Litografické stroje ASML Extreme Ultrafiale (EUV) jsou páteří moderní výroby pokročilých čipů, protože umožňují společnostem, jako je TSMC, tisknout extrémně malé obvody na křemíkových opcích.Rozumí se, že technologie EUV je extrémně složitá a litografické vybavení EUV vyžaduje, aby podpora více interdisciplinárních technologií k dosažení nákladově efektivních hromadných výrobních schopností.ASML zkoumala další technologické cesty před mnoha lety, ale nakonec je opustila.V současné době neexistují žádná spolehlivá data naznačující, že se vyvíjejí zralé systémy EUV.
Ředitel Intel se však domnívá, že budoucí návrhy tranzistorů, včetně tranzistorů polních efektů prostorových bran (GAAFET) a doplňkových tranzistorů polních efektů (CFET), se budou více spoléhat na výrobní kroky po fotolitografii a snížit celkový význam fotolitografické technologie ve výrobě špičkových čipů.
Ředitel Intel, který odmítl být jmenován, uvedl, že budoucí návrhy přenosu sníží spoléhání se na pokročilé litografické vybavení a více se spoléhají na technologii leptání.Ačkoli litografické stroje jsou nejoblíbenějším výrobním zařízením čipů, výrobní čipy také zahrnují další kroky.
Fotolitografie je prvním krokem procesu, který převádí konstrukci na oplatku.Poté jsou tyto návrhy opraveny procesy, jako je depozice a leptání.Během procesu depozice výrobci čipů ukládají materiály na oplatky, zatímco leptání selektivně odstraňuje tyto materiály a vytváří vzorce tranzistorů a obvodů čipů.
Ředitelé společnosti Intel uvedli, že nové návrhy tranzistorů, jako jsou Gafet a CFET, mohou snížit význam litografických strojů ve výrobním procesu čipu.Tyto stroje, zejména stroje EUV litografie, hrají klíčovou roli ve výrobě 7nm a pokročilých technologických čipů kvůli jejich schopnosti přenášet nebo tisknout malé návrhy obvodů na oplatky.
Po přenosu návrhu leptání odstraní přebytečný materiál z oplatky a nakonec dokončí design.V současné době většina návrhů tranzistorů sleduje model FINFET, kde je tranzistor připojen k spodnímu izolačnímu materiálu a ovládán bránou, která ovládá její vnitřní proud.Novější vzory, jako je Gafet, ovine bránu kolem tranzistoru a paralelně umístěte skupiny tranzistoru.Ultra High End Transistor Design, jako je CFET, se stocks tranzistorové skupiny dohromady, aby se ušetřil prostor na oplatce.
Ředitelé Intel uvedli, že odstranění přebytečného materiálu z oplatky je zásadní, protože návrhy Gaafet a CFET „zabalí“ bránu ze všech směrů.Toto „obal“ vyžaduje, aby výrobci čipů vodorovně odstraňovali přebytečný materiál, takže místo prodloužení doby, kdy oplatka utratí na litografickém stroji, aby se zmenšila velikost funkce, je lepší se více soustředit na odstranění materiálu pomocí leptání.
